Hola a todos,
Recurro al foro para saber si alguno tiene sugerencias o información de cómo puedo proceder para resolver lo siguiente.
Resulta que tengo como proyecto escolar el implementar la técnica DDS con 20 salidas y frecuencias que van entre 500 KHz a 3 MHz. Esto alguna vez lo hice con un FPGA y un solo DAC paralelo, jamás multicanal. Por cuestiones de presupuesto se tiene contemplado usar un dsPIC con DACs de interfaz SPI @ 20 MHz, quizá el Microchip MCP4911 (10-bit), pero la verdad no tengo idea de cómo vaya a afectar la frecuencia deseada que fue generada en el dsPIC al momento de transferirse al DAC via SPI ya que por lo general y por lo que conozco uno usa del vector del acumulador de fase, los bits más significativos que se conectan a un DAC que es paralelo. Le he preguntado a google, pero no he tenido éxito.
Es por lo anterior que agradezco cualquier sugerencia que me pudieran dar.
Saludos y gracias.
