Buenas,
examinando el "programming specification" para los 16F6XX, veo que explica las diferencias entre cómo entrar en modo program/verify usando el metodo Vdd-first o el Vpp-first.
Me interesa el Vdd-first, pues supongo que me sirve para hacer lo que necesito, que es pasar a modo program/verify un micro que ya estaba previamente funcionando , en cualquier momento que a mí me interese.
De hecho, en la citada documentación se lee :
--------------------------------------------
"The second entry method, “VDD-first”, is entered by
applying VDD, holding ICSPDAT and ICSPCLK low,
then raising MCLR pin from VIL to VIHH (high voltage),
followed by data......[.....]....
This
technique is useful when programming the device
when VDD is already applied, for it is not necessary to
disconnect VDD to enter Program/Verify mode"
-------------------------------------------
Con lo cual, parece perfecto.
Pero es que a continuación, en la gráfica de timing, (fig. 3-2), aparece un delay Thld0 entre la aplicación de Vdd y el rise de Vpp. Mirando en la sección 6, "caracteristicas electricas", vemos que Thld tiene un máximo de 2uS (!!).
Es decir, por un lado me estan diciendo que puedo usar este metodo con un micro que ya tenía previamente Vdd, es decir, que se encontraba funcionando. Por el otro, me dicen que no pueden pasar mas de 2uS desde la entrada de Vdd hasta la entrada de Vpp. No es esto una contradicción, o es que yo lo entiendo mal ?
En teoría el Vpp-first debería permitirnos entrar en program/verify en cualquier momento , pero si seguimos al pie de la letra la gráfica de timing y su Thld0 , se entiende que deberíamos cortar Vdd, ponerla de nuevo, y antes de 2uS lanzar Vpp ???
gracias por la ayuda y saludos!
