Buenas a todos,
una curiosidad que me lleva dando vueltas a la cabeza... como sabeis es lo más común poner una resistencia más o menos grande (10k) entre MCLR y Vdd, por varias razones (que no se "escape" Vpp hacia Vdd al programar y no mandar demasiada intensidad contra MCLR, por ejemplo).
Leí en una ocasión una tercera razón, y quisiera consultaros si vosotros estáis de acuerdo con ella. El autor sostenía que, al haber por medio una resistencia de 10k, al conectar el PIC, por decirlo de alguna manera el "1" lógico llegaría con cierto retraso a la entrada MCLR, dado que la intensidad "tardaría" un pequeño tiempo más en atravesar la R de 10k. Ese pequeño tiempo, según él, la entrada MCLR estaría a "0" lógico, por lo que el PIC estaría ese pequeño intervalo en estado de reset, hasta que el "1" lógico "atravesase" la R y llegase a la puerta MCLR, momento en que el chip saldria de reset y comenzaria a funcionar.
Entonces, y siempre segun esta información que leí, ese pequeño intervalo de tiempo ayudaba a que se estabilizasen las señales electricas en el circuito, de tal forma que cuando el reset terminaba y comenzaba a funcionar el chip, el resto de señales y/o dispositivos en el circuito estaban más estables.
O dicho de otro modo, y segun yo entiendo esto, que con ese pequeño tiempo de reset se consigue que el PIC espere a que el resto del circuito complete el estado transitorio antes de ponerse él mismo a funcionar.
Yo le encuentro a esta explicación un par de problemas :
1) quien asegura que mientras "llega" el "1" lógico, MCLR está en "0" logico y por lo tanto en reset ? no será su estado electrico indeterminado ?
2) esta misma funcion no está ya prevista en el propio sistema de reset de los PIC, los cuales mantienen el micro en reset durante un tiempo T(bor)+[1024*Fosc] antes de empezar a funcionar efectivamente ?
muchas gracias por vuestras opiniones y un saludo !
