Con la usart configurada a asincronia.
No se si he entendido bien el funcionamiento pero creo que es algo asi:
- detecta un flanco de bajada en el puerto de recepción (start bit)
- toma el byte siguiente y lo mete en RCREG (dato)
- detecta un flanco de subida en el puerto de recepción (stop bit)
- se queda a la espera del proximo flanco de bajada.
Si detecta algun error en el start bit o en el stop bit lo notifica colocando un bit llamado FERR a 1, dicho bit se encuentra en el registro RCSTA.
Me puede alguien confirmar esto ?
